

99P0724 US00

JCS49 U.S. PRO
09/325636
06/04/99

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
る事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
this Office.

願 年 月 日
Date of Application:

1998年 6月 5日

願 番 号
Application Number:

平成10年特許願第156944号

願 人
Applicant(s):


ソニー株式会社

CERTIFIED COPY OF
PRIORITY DOCUMENT

1999年 4月 9日

特許庁長官
Commissioner,
Patent Office

伴佐山 建志



出証番号 出証特平11-3022652

【書類名】 特許願

【整理番号】 9800395501

【提出日】 平成10年 6月 5日

【あて先】 特許庁長官 殿

【国際特許分類】 H04N 5/335

【発明の名称】 固体撮像素子の駆動方法

【請求項の数】 1

【発明者】

 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
内

 【氏名】 大木 洋昭

【特許出願人】

 【識別番号】 000002185

 【氏名又は名称】 ソニー株式会社

 【代表者】 出井 伸之

【代理人】

 【識別番号】 100086298

 【弁理士】

 【氏名又は名称】 船橋 國則

 【電話番号】 0462-28-9850

【手数料の表示】

 【予納台帳番号】 007364

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

 【包括委任状番号】 9713936

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 固体撮像素子の駆動方法

【特許請求の範囲】

【請求項 1】 水平及び垂直方向に二次元配列された複数個のセンサ部と、これら複数個のセンサ部間に配列されかつその配列方向に複数系統の転送電極を配置してなる垂直電荷転送部とを備え、垂直転送周期内の各期間で前記複数系統の転送電極に高レベルの駆動パルスを選択的に印加することにより、前記複数個のセンサ部から読み出された信号電荷を垂直方向に転送する固体撮像素子の駆動方法において、

前記垂直転送周期内で、前記高レベルの駆動パルスが印加される転送電極の系統数が最少となる期間を、他の期間よりも長く設定した

ことを特徴とする固体撮像素子の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、固体撮像素子の駆動方法に係り、特に、IT（インターライン転送）型のCCD固体撮像素子の駆動方法に関する。

【0002】

【従来の技術】

一般に、IT型のCCD固体撮像素子において、例えば4系統の転送電極を有する垂直電荷転送部（垂直シフトレジスタ）で信号電荷を転送する場合、水平ブランキング期間に1ライン分の信号電荷の転送を、通常、8つの期間からなる垂直転送周期内で行っている。その際、各々の期間では、上記4つの転送電極に高レベルの駆動パルスを選択的に印加することにより、各系統の転送電極の下に形成されるポテンシャル井戸の深さを制御し、これに伴う信号電荷の移動により、垂直方向への信号電荷の転送を実現している。ところで、信号電荷の読出し方式やCCDの構造が、インタレース読出しから全面素独立読出しになる場合や、電子ズームおよび手振れ補正に対応する場合などでは、垂直電荷転送部での電荷転送を通常よりも高速で行うことが要求される。

【0003】

【発明が解決しようとする課題】

しかしながら、垂直電荷転送部での転送速度が速くなると、それにつれて転送電荷が垂直電荷転送部に蓄積される期間が短くなる。そうすると、垂直電荷転送部での取扱電荷量が減少し、転送効率の低下を招く虞れがある。特に、CCDエリアセンサに関しては、動画用、静止画用ともに、高画質を実現すべく多画素化が要求される面があり、この多画素化における全画素独立読出しへの対応や、電子ズーム及び手振れ補正などへの要求に応じていく必要がある。したがって、垂直電荷転送部での転送速度は今後も上がることが必至であり、その際に垂直電荷転送部における取扱電荷量の減少を抑える有効な対策が望まれている。

【0004】

本発明は、上記課題を解決するためになされたもので、その目的とするところは、垂直電荷転送部で高速に信号電荷を転送する際に、取扱電荷量の減少を極力抑えることができる固体撮像素子の駆動方法を提供することにある。

【0005】

【課題を解決するための手段】

本発明は、水平及び垂直方向に二次元配列された複数個のセンサ部と、これら複数個のセンサ部間に配列されかつその配列方向に複数系統の転送電極を配置してなる垂直電荷転送部とを備え、垂直転送周期内の各期間で前記複数系統の転送電極に高レベルの駆動パルスを選択的に印加することにより、前記複数個のセンサ部から読み出された信号電荷を垂直方向に転送する固体撮像素子の駆動方法において、前記垂直転送周期内で、前記高レベルの駆動パルスが印加される転送電極の系統数が最少となる期間を、他の期間よりも長く設定したものである。

【0006】

この固体撮像素子の駆動方法においては、垂直転送周期内の各期間で複数系統の転送電極に高レベルの駆動パルスを印加するに際し、高レベルの駆動パルスが印加される転送電極の系統数が最少となる期間（以下、最少期間）を、他の期間よりも長く設定したことで、転送方向にみた電荷蓄積領域が最少期間で、より大きく確保されるようになる。

【0007】

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。

図1はIT型のCCDエリアセンサとその駆動系の構成を示す概略図である。

図において、センサ部1は、例えばフォトダイオードからなるもので、水平及び垂直方向に二次元配列されている。各々のセンサ部1は、これに入射した入射光を、その光量に応じた電荷量の信号電荷に変換して蓄積するものである。また、各々のセンサ部1間には、それぞれ垂直方向に沿って複数本の垂直電荷転送部2が配列されている。各々の垂直電荷転送部2は、CCD (Charge Coupled Device) によって構成され、その配列方向には4系統の転送電極が配置されている。これらの垂直電荷転送部2は、駆動回路3から与えられる4相の垂直駆動パルス $\phi V1 \sim \phi V4$ により駆動し、垂直帰線期間の一部で読出しゲート部4を介して各センサ部1から読み出された信号電荷を垂直方向に転送するものである。

【0008】

さらに、各々の垂直電荷転送部2の一端側には、これと直交する方向、即ち水平方向に沿って水平電荷転送部5が配設されている。この水平電荷転送部5は、駆動回路3から与えられる2相の水平駆動パルス $\phi H1$ 、 $\phi H2$ により駆動し、1水平走査線期間のある特定の期間、例えば水平帰線期間中に、垂直電荷転送部2から供給された信号電荷を水平方向に転送するものである。また、水平電荷転送部5の出力側（電荷転送方向）には、水平転送されてきた信号電荷を検出して信号電圧に変換する、例えばFDA（フローティング・ディフュージョン・アンプ）からなる電荷検出部6が配設されている。

【0009】

次に、本発明に係る固体撮像素子の駆動方法との比較対象として、4相駆動の垂直転送時のタイミングチャートを図2に、またこれに対応した信号電荷の転送イメージを図3にそれぞれ示す。なお、ここでは4相の垂直駆動パルス $\phi V1 \sim \phi V4$ がそれぞれ高レベル（H）と低レベル（L）の2値をとるものとし、また1ライン分の信号電荷の転送が、8つの期間（ $t1 \sim t8$ ）からなる垂直転送周期内で行われる場合を例に挙げて説明する。また、図3においては、上記垂直電

荷転送部 2 の 4 系統の転送電極 $\phi 1$, $\phi 2$, $\phi 3$, $\phi 4$ に対して、それぞれに対応する垂直駆動パルス $\phi V 1$, $\phi V 2$, $\phi V 3$, $\phi V 4$ が駆動回路 3 から印加されるものとする。

【0010】

まず、垂直転送開始前の期間 t_0 では、 $\phi V 1$, $\phi V 2$ が高レベルとなっているため、転送電極 $\phi 1$, $\phi 2$ の下に深いポテンシャル井戸が形成され、そこに信号電荷が蓄積された状態となり、この状態で垂直転送周期 ($t_1 \sim t_8$) に遷移する。

【0011】

すなわち、期間 t_1 で $\phi V 3$ が高レベルになると、深いポテンシャル井戸が転送電極 $\phi 1$, $\phi 2$, $\phi 3$ に亘って広がるため、それらの転送電極 $\phi 1$, $\phi 2$, $\phi 3$ の下に信号電荷が蓄積される。

次に、期間 t_2 で $\phi V 1$ が低レベルになると、転送電極 $\phi 1$ の下のポテンシャル井戸が浅くなるため、転送電極 $\phi 2$, $\phi 3$ の下に信号電荷が蓄積される。

次いで、期間 t_3 で $\phi V 4$ が高レベルになると、深いポテンシャル井戸が転送電極 $\phi 2$, $\phi 3$, $\phi 4$ に亘って広がるため、それらの転送電極 $\phi 2$, $\phi 3$, $\phi 4$ の下に信号電荷が蓄積される。

【0012】

続いて、期間 t_4 で $\phi V 2$ が低レベルになると、転送電極 $\phi 2$ の下のポテンシャル井戸が浅くなるため、転送電極 $\phi 3$, $\phi 4$ の下に信号電荷が蓄積される。

次に、期間 t_5 で $\phi V 1$ が高レベルになると、深いポテンシャル井戸が転送電極 $\phi 3$, $\phi 4$, $\phi 1$ に亘って広がるため、それらの転送電極 $\phi 3$, $\phi 4$, $\phi 1$ の下に信号電荷が蓄積される。

次いで、期間 t_6 で $\phi V 3$ が低レベルになると、転送電極 $\phi 3$ の下のポテンシャル井戸が浅くなるため、転送電極 $\phi 4$, $\phi 1$ の下に信号電荷が蓄積される。

【0013】

続いて、期間 t_7 で $\phi V 2$ が高レベルになると、深いポテンシャル井戸が転送電極 $\phi 4$, $\phi 1$, $\phi 2$ に亘って広がるため、それらの転送電極 $\phi 4$, $\phi 1$, $\phi 2$ の下に信号電荷が蓄積される。

そして最終の期間 t_8 で ϕV_4 が低レベルになると、転送電極 ϕ_4 の下のポテンシャル井戸が浅くなるため、転送電極 ϕ_1 、 ϕ_2 の下に信号電荷が蓄積される。

以上で、垂直電荷転送部 2 における 1 ライン分の信号電荷が垂直方向に転送される。

【0014】

ここで、垂直電荷転送部 2 での転送速度を上げるには、上述した垂直転送周期での 8 期間トータルの転送時間 T を短くする必要がある。そうした場合、図 2 に示す駆動方法では、垂直転送周期内の各期間 $t_1 \sim t_8$ において、それぞれ 1 期間あたりの転送時間が均等であるため、転送速度の高速化を図るべく、1 ライン分の転送時間を短くすると、当然に 1 期間あたりの転送時間も短くなる。

【0015】

これに対して、垂直電荷転送部 2 における取扱電荷量は、上記 1 期間あたりの転送時間が短くなるにつれて減少していく傾向にある。

図 4 は垂直電荷転送部 2 における取扱電荷量と転送速度 ($V_{\phi speed}$) の相関図である。図において、転送速度 ($V_{\phi speed}$) については、ある基準クロックを 1 bit とし、1 期間あたりの転送速度を bit 単位で表したもので、bit 数が少ない（ゼロに近い）ほど転送速度が速いことを意味している。この図からも、1 期間の転送速度が速くなるほど（1 期間あたりの転送時間が短くなるほど）、取扱電荷量が減少していく様子が分かる。

【0016】

垂直電荷転送部 2 での取扱電荷量が減少すると、仮にセンサ部 1 に多くの信号電荷を蓄積できたとしても、その信号電荷を垂直電荷転送部 2 で転送しきれなくなって、いわゆる転送残りが発生し、転送効率の低下を招く虞れがある。

【0017】

これに対して本実施形態においては、垂直電荷転送部 2 での取扱電荷量が転送方向（垂直方向）にみた電荷蓄積領域の大きさに依存し、さらにその電荷蓄積領域の大きさが転送方向においてポテンシャル井戸が深く形成される転送電極の系統数に依存することに着目し、以下のような駆動方法を採用することとした。

すなわち、上述のように4相の垂直駆動パルス $\phi V1$ 、 $\phi V2$ 、 $\phi V3$ 、 $\phi V4$ を用いて8期間($t1 \sim t8$)で1ラインの信号電荷を垂直転送する場合を例にとると、各々の期間 $t1 \sim t8$ のなかで、垂直駆動パルスが高レベルになる転送電極の系統数が最も少ない期間は、その系統数が2系統になる期間 $t2$ 、 $t4$ 、 $t6$ 、 $t8$ である。

【0018】

そこで垂直電荷転送部2を駆動するに際し、垂直駆動パルスが高レベルになる転送電極の系統数が最少となる期間を、他の期間よりも長くなるように設定することとした。具体的には、図5のタイミングチャートに示すように、垂直駆動パルスが高レベルになる転送電極の系統数が2系統となる期間 $t2$ 、 $t4$ 、 $t6$ 、 $t8$ を、同系統数が3系統となる期間 $t1$ 、 $t3$ 、 $t5$ 、 $t7$ よりも長く設定している。ただし、8期間トータルの転送時間 T は、上記図2のタイミングチャートと同じに設定している。つまり、図2に示す駆動タイミングに比較して、期間 $t2$ 、 $t4$ 、 $t6$ 、 $t8$ を延長した分だけ、他の期間 $t1$ 、 $t3$ 、 $t5$ 、 $t7$ を短縮しているのである。

【0019】

このように垂直駆動パルスが高レベルになる転送電極の系統数が最少となる期間 $t2$ 、 $t4$ 、 $t6$ 、 $t8$ を、他の期間 $t1$ 、 $t3$ 、 $t5$ 、 $t7$ よりも長くなるように設定することにより、期間 $t2$ 、 $t4$ 、 $t6$ 、 $t8$ においては、転送方向にみた電荷蓄積領域が、より大きく確保されるようになる。

また、期間 $t1$ 、 $t3$ 、 $t5$ 、 $t7$ に関しては、垂直駆動パルスが高レベルになる転送電極の系統数が3系統となっているため、この系統数との兼ね合いで、転送方向にみた電荷蓄積領域の大きさが期間 $t2$ 、 $t4$ 、 $t6$ 、 $t8$ でのそれよりも小さくならない程度に各期間を短縮することにより、垂直電荷転送部2での取扱電荷量への影響を回避できる。

【0020】

これにより、垂直転送周期における8期間トータルの転送時間を変えことなく、垂直電荷転送部2での取扱電荷量を増大させることができるため、例えば手振れ補正への対応として、垂直電荷転送部2で信号電荷を高速に転送する際に、

取扱電荷量の減少を極力抑えることが可能となる。

【0021】

ちなみに、同一のCCD固体撮像素子を用いて、先の図2に示した駆動タイミングと図5に示した駆動タイミングで垂直電荷転送部2の転送電極を実際に駆動して改善度合いを検証してみたところ、図6に示すような結果が得られた。

なお、図6においては、図2の駆動タイミングに対応する測定結果を●印、図5の駆動タイミングに対応する測定結果を○印で示してある。また、転送速度（ $V_{\phi speed}$ ）については、期間 t_2 、 t_4 、 t_6 、 t_8 の延長分を1bitとし、1期間あたりの転送時間をbit単位で表している。よって、例えば図中下向きの矢印で示す位置では、1期間を4bitで転送するのに対し、1bit分を延長して駆動することを意味する。

この図から、取扱電荷量が減少傾向に転じる辺りから徐々に効果が現れ、さらにその効果度合いは転送速度が速くなるにつれて大きくなっていることが容易に理解できる。

【0022】

【発明の効果】

以上説明したように本発明によれば、垂直転送周期の転送時間を変えることなく、垂直電荷転送部での取扱電荷量を増大させることができるため、例えば、多画素化における全画素独立読出しへの対応や、電子ズーム及び手振れ補正などへの対応、さらには垂直転送段数の増加への対応など、垂直電荷転送部で信号電荷を高速で転送する場合に、取扱電荷量の減少を極力抑えることが可能となる。

【図面の簡単な説明】

【図1】

IT型のCCDエリアセンサとその駆動系の構成を示す概略図である。

【図2】

本発明方法との比較対象となる4相駆動の垂直転送時のタイミングチャートである。

【図3】

4相駆動の垂直転送時における信号電荷の転送イメージ図である。

【図4】

垂直電荷転送部における取扱電荷量と転送速度の相関図である。

【図5】

本発明方法の一実施形態を示す4相駆動の垂直転送時のタイミングチャートである。

【図6】


本発明による取扱電荷量の減少抑制効果を説明する図である。

【符号の説明】


1…センサ部、2…垂直電荷転送部、 $\phi V1$ 、 $\phi V2$ 、 $\phi V3$ 、 $\phi V4$ …垂直駆動パルス、 $\phi 1$ 、 $\phi 2$ 、 $\phi 3$ 、 $\phi 4$ …転送電極

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】



【图 5】



【图 6】



【書類名】 要約書

【要約】

【課題】 垂直電荷転送部で高速に信号電荷を転送する際に、取扱電荷量の減少を極力抑えることができる固体撮像素子の駆動方法を提供する。

【解決手段】 垂直方向に4系統の転送電極 $\phi 1 \sim \phi 4$ を配置してなる垂直電荷転送部に対し、垂直転送周期内の各期間 $t 1 \sim t 8$ で4系統の転送電極 $\phi 1 \sim \phi 4$ に高(H)レベルの駆動パルスを選択的に印加するに際し、高レベルの駆動パルスが印加される転送電極 $\phi 1 \sim \phi 4$ の系統数が最少となる期間 $t 2, t 4, t 6, t 8$ を、他の期間 $t 1, t 3, t 5, t 7$ よりも長く設定した。

【選択図】 図5

【書類名】 職権訂正データ
【訂正書類】 特許願

<認定情報・付加情報>

【特許出願人】
【識別番号】 000002185
【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号
【氏名又は名称】 ソニー株式会社
【代理人】 申請人
【識別番号】 100086298
【住所又は居所】 神奈川県厚木市旭町 4 丁目 1 1 番 2 6 号 ジェント
ビル 3 階 船橋特許事務所
【氏名又は名称】 船橋 國則

出 願 人 履 歴 情 報

識別番号 [000002185]

1. 変更年月日 1990年 8月30日
[変更理由] 新規登録
住 所 東京都品川区北品川6丁目7番35号
氏 名 ソニー株式会社